Utilitzant un conjunt de xarxes de bloqueig / restabliment es pot permetre que una lògica es mogui en una seqüència cap endavant, activant un conjunt determinat de sortides HIGH, en resposta a un rellotge d’entrada altern. I un cop assolit el límit màxim, els rellotges d’entrada comencen a tancar-se o a retirar la seqüència en l’ordre contrari.

Per tant, la seqüència ascendent cap avall es controla a través d’un senyal de rellotge d’entrada oscil·lant únic.

El procés també es pot explicar de la següent manera:

“monofàsic i trifàsic ”

En resposta a un rellotge de commutació aplicat, el circuit comença a afegir lògiques HIGH a les sortides en una seqüència incremental i, un cop assolit el límit màxim, comença a restar l’ALT a la sortida fent-los BAIXOS en la seqüència oposada, en resposta a la aplicada. senyals de rellotge.

Aquí només es mostren 4 sortides des del fitxer IC 4043 només té 4 parells de pestells de configuració / reinici , no obstant això, el nombre podria augmentar possiblement en cascada de l'IC 4017 i afegint un altre IC 4043 amb l'actual. Això ens permetria obtenir set seqüències de números / restabliment o 8 parells de sortides amunt / avall.

Aplicació

Aquest circuit pot ser molt útil per controlar un paràmetre determinat, de manera que qualsevol altre increment del paràmetre s’inhibeixi tan bon punt es superi el límit màxim i, al contrari, el procés es restaura i s’inicia quan el límit torna a estar dins del rang.

Per exemple, es pot aplicar en petits ascensors per permetre que només 3 persones puguin accedir a l'ascensor, un cop superat aquest límit, s'inhibeix l'ascensor, però un cop restablert el límit, es pot moure l'ascensor.

Circuit de controlador de seqüència UP DOWN

Com funciona aquest seqüenciador UP / DOWN

Aquest circuit es va crear originalment per engegar les fonts d’alimentació en seqüència i posteriorment apagar-les per segona vegada en la seqüència oposada. Aquesta característica pot ser útil sovint per jugar amb equips i circuits on cal utilitzar energia i treure-la en un ordre específic.

La secció principal del circuit és el comptador de dècades IC 4017 CMOS de cavall de treball. Les sortides Q1 a Q4 estan acostumades a establir panys en sèrie de l'ordre 1-2-3-4, després del qual s'atura el recompte. En prémer l’interruptor S1 es pot continuar el recompte i ara s’apliquen les sortides de comptador Q5 a Q8 per restablir els pestells en la seqüència oposada, és a dir, en l’ordre 4-3-2-1. L'última sortida, Q9, s'utilitza per aturar el comptador.

Tan bon punt s’encén l’alimentació, C2 i R2 al principi tornen a posar el comptador a la posició de reinici. Una vegada que la tensió de l’alimentació es manté constant, el senyal de restabliment finalment disminueix, cosa que permet al 4017 iniciar el recompte del senyal de rellotge d’1 Hz que s’adquireix a través d’un oscil·lador compost per IC1d, R3 i C3.

“la llei de biot-savart ”

El pins de sortida de l'IC 4017 s’activen successivament amb cada vora ascendent del pols del rellotge. No obstant això, a mesura que arriba el següent impuls del rellotge, l’última sortida s’apaga.

Els pestells del quad RS-latch tipus 4043 permeten que les sortides continuïn activades. IC2 deixa de comptar a Q4 a causa de IC1b que elimina el senyal d’activació del rellotge al pin 13 mitjançant IC1a.

Per tal que el 4017 pugui continuar comptant i, per tant, apagar les sortides, cal prémer S1, que restableixi l’activació del rellotge al pin 13.

Les sortides de comptador Q5 a Q8 s’uneixen a les entrades de restabliment dels pestells, de manera que a mesura que la seqüència IC2 es mou cap avall, els pestells es restableixen en la direcció inversa. IC lc finalitza el procés de recompte a la Q9, que torna a eliminar el senyal d’activació del rellotge.
A les entrades de “restabliment” del pestell s’utilitzen resistències de tracció de baix corrent i d’alt valor (R4-R7) per evitar situacions d’arrencada no definides.