El missatge tracta de la funció de fixació i altres especificacions importants de l'IC 4043. Anem a conèixer el full de dades complet d'aquest xip tan interessant.
Full de dades de pinout de l'IC 4043
Tècnicament l’IC 4043 és un pany de configuració / reset de quatre quadres (R / S) amb 3 sortides d’estat lògic.
Per ser més precisos, aquest xip té 4 conjunts d’entrades (és a dir, 8 pinouts d’entrada) i 4 sortides individuals corresponents.
Els 4 conjunts d’entrades consten de 4 parells d’entrades de configuració / restabliment.
Per a cada configuració / restabliment tenim una sortida corresponent.
Totes aquestes entrades de restabliment configurades responen a senyals lògics elevats, creant un efecte bistable als seus corresponents pinouts de sortida.
Bistable Flip / Flop
Bistable es refereix a l'acció de flip flop, és a dir, un pols elevat a l'entrada 'set' fa que la sortida corresponent sigui alta des del seu estat original original, i una entrada màxima a la reinicialització reverteixi l'estat anterior de l'alt a l'esquena a l'estat baix.
Per tant, bàsicament, per fer que les sortides corresponents siguin altes, hem d’aplicar un màxim a les seves entrades “configurades” i, per tornar a baixar les sortides, simplement hem d’aplicar un altre màxim a les seves entrades de restabliment.
El funcionament dels pinouts d'entrada i sortida és tan senzill.
A més d'això, l'IC té un altre interessant pinout d'entrada OE, que és un pinout d'activació de sortida comú.
Funció d'ajust / restabliment
Per habilitar les accions de configuració / restabliment explicades anteriorment a l'IC, aquesta entrada OE s'ha de connectar amb lògica alta o simplement amb Vdd (votació de subministrament).
En la situació anterior, la sortida es permet amb el xanclet especificat funcionant.
Si l’entrada OE està connectada a terra, la sortida es congela i produeix una resposta d’alta impedància, que no mostra ni una sortida baixa ni alta, sinó que bloqueja l’entrada a un estat bloquejat que no respon, d’aquí el nom de sortida d’estat lògic 3.
Per tant, l'entrada OE es pot utilitzar per aturar el funcionament del CI si es requereix per a una aplicació concreta.
El CI funciona millor amb tensions d’alimentació de 5 a 15V.
Resumim les funcions i especificacions de pinout de sortida d'entrada de l'IC 4043 amb les dades següents:
- 1Q a 4Q (Pins: 2, 9, 10, 1) Sortida de pestell tamponat de 3 estats
- 1R a 4R (pins: 3, 7, 11, 15) restableix l'entrada (activa ALTA)
- 1S a 4S (pins: 4, 6, 12, 14) configuració d'entrada (activa ALTA)
- Entrada habilitada de sortida comuna OE (Pin: 5)
- Tensió d'alimentació a terra VSS (Pin: 8)
- N.C. (Pin: 13) no connectat
- Tensió d'alimentació VDD (Pin: 16)
Més actualitzacions:
En aquestes publicacions intentem entendre el funcionament de l'IC 4043 i l'IC 4044 estudiant les diverses especificacions, el full de dades dels dispositius i la seva disposició de pinout.
Bàsicament, ambdues variants són quad-cross-coupled CMOS 3-state R / S o Reset / Set Latches. Quad significa tenir 4 sortides que es poden configurar o bloquejar amb una lògica alta mitjançant un senyal d'entrada de control, o restablir-lo al zero lògic mitjançant un senyal d'entrada posterior.
La característica de 3 estats permet controlar els CI mitjançant 3 lògiques
El principi bàsic de funcionament de l'IC 4043 i l'IC 4044 és el mateix que l'anterior, sent l'única diferència que l'IC 4043B és un quad-cross-coupled 3-state NI Latch i IC 4044B són quad-cross-coupled 3-state NAND Pestell.
Diagrama de pinout
Els següents diagrames de pinouts dels IC mostren l'estructura interna i els detalls de pinout dels dispositius:
Als diagrames anteriors podem veure que cadascun dels tipus té 4 pestells amb una sortida i 2 entrades de RESET / SET individuals. La funció del pin ENABLE per a totes les entrades SET / RESET és idèntica.
Una lògica ALTA al pin ENABLE permet que els estats de tancament es connectin amb les sortides rellevants, una lògica baixa o 0 desconnecta els estats de tancament de les seves sortides provocant un circuit obert complet a través de les sortides.
NOR Latch, diagrames lògics equivalents de NAND Latch
Els diagrames següents mostren els pestells equivalents en forma de pestells NOR i NAND, que estan presents dins de cadascun dels 4 pestells de les CI individuals.
Com podem veure, cadascun dels blocs de bloqueig es controla mitjançant 3 entrades de control lògic, és a dir, SET, RESET i ENABLE, per tant la sortida depèn d’aquests 3 estats d’entrada. La taula de veritat per a aquests 3 estats lògics es pot aprendre del diagrama següent:
A la taula de veritat anterior, la forma completa dels diversos alfabets simbòlics abreujats es pot entendre com es mostra a continuació: S = SET Pin R = RESET Pin E = ENABLE Pin Q = OUTPUT Pin OC = Open Circuit NC = No Change
A continuació es resumeixen les principals característiques de l'IC 4043 i l'IC 4044:
Simulació pràctica bàsica de treball dels pins SET / RESET i ENABLE
Descripció del treball
A partir del GIF de simulació anterior podem entendre el funcionament dels mòduls de quad latch amb els punts següents:
Quan s'aplica el pin SET amb una alimentació positiva, la sortida augmenta i es bloqueja fins i tot si el potencial positiu s'elimina del pin SET, tal com indica el LED vermell (polaritzat cap endavant).
Quan el pin RESET s'aplica amb un pols positiu, el pestell es trenca i la sortida es queda BAIXA permanentment, fins i tot si el positiu s'elimina del pin RESET. Això s’indica amb la il·luminació del LED blau.
Les operacions anteriors només es poden implementar sempre que el pin ENABLE del CI tingui un potencial de subministrament positiu. Quan s’uneix a un potencial negatiu o de terra, la sortida del tancament queda oberta i no respon a les operacions SET / RESET.
Anterior: Circuit de temporitzador programable del dia de la setmana Següent: IC 4033 Pinouts, full de dades, aplicació
