Inversor apilable de 4kva sincronitzat

Aquesta primera part del 4kva proposat es va sincronitzar circuit inversor apilable analitza com implementar la sincronització automàtica crucial entre els 4 inversors pel que fa a la freqüència, la fase i el voltatge per mantenir els inversors en funcionament independents els uns dels altres, però aconseguint una sortida que està a l’altura.

La idea va ser sol·licitada pel senyor David. A la següent conversa de correu electrònic entre ell i jo es detallen les principals especificacions del circuit d’inversors apilables sincronitzats de 4kva.

Correu electrònic núm. 1

Hola Swagatam,

En primer lloc, volia dir gràcies per la vostra contribució al món en general, la informació i, sobretot, la vostra disposició a compartir els vostres coneixements per ajudar a altres persones, al meu parer, és inestimable per molts motius.

M'agradaria millorar alguns dels circuits que heu compartit perquè s'adaptessin als meus propis propòsits, per desgràcia, tot i que entenc el que passa als circuits, no tinc la creativitat i el coneixement necessaris per fer les modificacions jo mateix.

En general, puc seguir circuits si són petits i puc veure on s’uneixen i es connecten en esquemes més grans.

Si em permeten, voldria intentar explicar què voldria aconseguir, tot i que no em fa il·lusió que sou una persona molt ocupada i que no voldria dedicar-vos innecessàriament al vostre preciós temps.

L’objectiu final seria que m’agradaria construir (muntar els components) d’una micro xarxa d’energia renovable amb fonts múltiples, mitjançant solar fotovoltaic, molins de vent i generadors de biodièsel.

El primer pas són les millores de l’inversor solar fotovoltaic.

M'agradaria utilitzar el vostre circuit inversor d'ona sinusoïdal pura de 48 volts capaç de mantenir una sortida constant de 230 kW de 2 kW, ha de ser capaç de lliurar almenys 3 vegades aquesta sortida durant una durada molt curta.

La modificació clau que vull aconseguir és crear una sèrie d’aquestes unitats d’inversors que funcionin en paral·lel i connectades a una barra de bus de CA.

M'agradaria que cada inversor mostri de forma independent i constant la barra de bus de CA per freqüència, tensió i corrent (càrrega).

Cridaré a aquests inversors unitats esclaus.

La idea de ser els mòduls invertits serà “plug and play”.

L’inverter un cop connectat a la barra d’autobús de CA mostrava / mesurava constantment la freqüència de la barra d’autobús de CA i utilitzava aquesta informació per accionar l’entrada d’un IC 4047 de manera que la seva sortida de rellotge es pugui avançar o retardar fins que cloni exactament la freqüència de la barra de bus de CA un cop sincronitzades les dues formes d'ona, l'inversor tancarà un contactor o relé que connecta l'etapa de sortida inversa a la barra de bus de CA.

En el cas que la freqüència de la barra o la tensió es mogui fora d’una tolerància predeterminada, el mòdul inversor hauria d’obrir el relé o el contactor a l’etapa de sortida, desconnectant eficaçment l’etapa de sortida de l’inversor de la barra de CA per protegir-se.

A més, un cop connectades a la barra de bus de CA, les unitats esclaus passarien a dormir o, com a mínim, l’etapa de sortida de l’inversor dormiria mentre la càrrega de la barra és inferior a la suma de tots els inversors esclaus. Imagineu si voleu que hi hagi 3 inversors esclaus connectats a la barra de bus de corrent altern, però la càrrega de la barra és de només 1,8 kW, els altres dos esclaus anirien a dormir.

El recíproc també seria cert que si la càrrega de la barra saltés per dir que 3kW un dels inversors dormidors es despertaria instantàniament (ja estaria sincronitzat) per subministrar l'energia necessària addicionalment.

Imagino que alguns condensadors grans de cadascuna de les etapes de sortida subministrarien l’energia necessària mentre l’inversor té el moment molt curt mentre es desperta.

Seria preferible (només al meu entendre) no connectar directament cada inversor entre si, sinó que siguin autònoms de forma independent.

Vull intentar evitar que els microcontroladors o l’error o fallada de les unitats es comprovin mútuament o les unitats que tinguin ‘adreça’ al sistema.

En la meva ment, imagino que el primer dispositiu connectat a la barra de bus de CA seria un inversor de referència molt estable que es connecta constantment.

Aquest inversor de referència proporcionaria la freqüència i el voltatge que les altres unitats esclaus utilitzarien per generar les seves pròpies sortides respectives.

Malauradament, no puc entendre la manera de evitar un bucle de retroalimentació en què les unitats esclaus acabarien convertint-se potencialment en la unitat de referència.

Més enllà de l’abast d’aquest correu electrònic, tinc alguns generadors petits que m’agradaria connectar a la barra de bus de CA sincronitzant-se amb l’inversor de referència per subministrar energia en cas que la càrrega excedeixi la capacitat màxima de sortida de CC.

La premissa general és que la càrrega presentada a la barra de bus de CA determinaria quants inversors i, en última instància, quants generadors es connectarien o desconnectarien de forma autònoma per satisfer la demanda, ja que esperem que això estalviaria energia o, almenys, no malgastaria energia.

El sistema que es construiria completament amb múltiples mòduls seria llavors ampliable / contractable, així com robust / resistent, de manera que si algú o potser dues unitats fallessin, el sistema continuaria funcionant, ja sigui amb capacitat reduïda.

He adjuntat un diagrama de blocs i he exclòs la càrrega de la bateria de moment.

Tinc previst carregar el banc de bateries des del bus de corrent altern i rectificar fins a 48 V CC d’aquesta manera, puc carregar des dels generadors o les fonts d’energia renovables, reconec que potser no és tan eficient com fer servir mppt de CC, però crec que perdo en eficiència guanyo en flexibilitat. Visc molt lluny de la ciutat o de la xarxa elèctrica.

Com a referència, hi hauria una càrrega constant mínima a la barra de bus de CA de 2 kW, tot i que la càrrega màxima podria augmentar fins a 30 kW.

El meu pla és que els panells solars fotovoltaics els proporcionin els primers 10 a 15kW i dos molins de vent de 3kW (pic), els molins són de corrent altern rectificats a corrent continu i un banc de bateries de 48A de 1000Ah. (Cosa que voldria evitar drenar / descarregar més enllà del 30% de la seva capacitat per garantir la durada de la bateria) la resta de la demanda d’energia poc freqüent i molt intermitent que satisfaria els meus generadors.

Aquesta càrrega infreqüent i intermitent prové del meu taller.

He estat pensant que pot ser prudent construir un banc de condensadors per manejar o recollir la fluïdesa del sistema de qualsevol corrent d'engegada de càrrega inductiva, com ara el motor del compressor d'aire i la serra de taula.

Però no estic segur en aquest moment si no hi ha una manera millor / més barata.

Els vostres pensaments i comentaris serien molt apreciats i valorats. Espero que tingueu temps de respondre a mi.

Gràcies pel vostre temps i atenció per endavant.

Salutacions David Enviat des del meu dispositiu sense fils BlackBerry®

La meva resposta

Hola David,

He llegit el vostre requisit i, amb sort, ho he entès correctament.

Dels 4 inversors, només un tindria el seu propi generador de freqüència, mentre que d'altres funcionarien extret la freqüència d'aquesta sortida principal del convertidor i, per tant, tots estarien sincronitzats entre si i amb les especificacions d'aquest inversor principal.

Intentaré dissenyar-lo i espero que funcioni tal com s’esperava i segons les especificacions esmentades, però la implementació haurà de ser feta per un expert que hauria de ser capaç d’entendre el concepte i modificar-lo / ajustar-lo a la perfecció allà on estigués. necessari ... en cas contrari, aconseguir un disseny raonablement complex podria resultar extremadament difícil.

Només puc presentar el concepte bàsic i l’esquema ... la resta els hauran de fer els enginyers del vostre costat.

Pot trigar una mica a completar-ho, ja que ja tinc moltes sol·licituds pendents a la cua ... T’informaré com a fill, tal com es publica

Salutacions Salut

Correu electrònic núm. 2

Hola Swagatam,

Moltes gràcies per la seva ràpida resposta.

Això no és el que tenia en ment, però sens dubte representa una alternativa.

El meu pensament era que cada unitat tindria dos subcircuits de mesura de freqüència, un que mira la freqüència de la barra de bus de CA, i aquesta unitat s’utilitza per crear el pols de rellotge del generador d’ona sinusoïdal de l’inversor.

L'altre subcircuit de mesura de freqüència es fixaria en la sortida del generador d'ona sinusoïdal de l'inversor.

Hi hauria un circuit de comparació que potser usaria una matriu opamp que s’alimentaria de nou al pols de rellotge del generador d’ona sinusoïdal del inversor per avançar el senyal del rellotge o retardar el senyal del rellotge fins que la sortida del generador d’ones sinusoïdals coincidís exactament amb l’ona sinusoïdal de la barra de corrent altern .

Un cop la freqüència de l’etapa de sortida de l’inversor coincidís amb la freqüència de la barra de bus de CA, hi hauria un SSR que es tancaria connectant l’etapa de sortida de l’inversor a la barra de CA, preferiblement al punt de creuament zero.

D'aquesta manera, qualsevol mòdul inversor podria fallar i el sistema continuaria funcionant. el propòsit de l'inversor principal era que de tots els mòduls inverter no s'endormís mai i proporcionaria la freqüència inicial de la barra de corrent altern. tanmateix, si falla, les altres unitats no es veuran afectades sempre que una estigui 'en línia'

Les unitats esclaus s’han d’apagar o engegar-se a mesura que canvia la càrrega.

La vostra observació va ser correcta. Jo no sóc un home d'electrònica. Sóc enginyer mecànic i elèctric. Treballo amb articles de plantes grans com refrigeradors, generadors i compressors.

A mesura que aquest projecte avança i comença a fer-se més tangible, estareu disposats a acceptar un regal de diners? No tinc molt, però potser podria regalar diners mitjançant paypal per ajudar a suportar els costos d'allotjament del vostre lloc web.

Gràcies de nou.

Tinc ganes de rebre notícies vostres.

namaste

David

La meva resposta

Gràcies David,

Bàsicament voleu que els inversors estiguin sincronitzats entre ells en termes de freqüència i fase, i també que cadascun tingui la capacitat de convertir-se en el convertidor principal i de fer-se càrrec de la càrrega, en cas que l’anterior falla per algun motiu. Dret?

Intentaré solucionar-ho amb qualsevol coneixement que tingui i amb cert sentit comú, i no utilitzant IC o configuracions complexes.

Salutacions cordials Swag

Correu electrònic núm. 3

Hola Swag,

Això és tot en una closca de nou, tenint en compte un requisit addicional.

A mesura que baixa la càrrega, els inversors passen a un mode eco o standby i, a mesura que augmenta o augmenta, es desperten per satisfer la demanda.

M'encanta l'enfocament amb què vas ...

Moltes gràcies, la vostra consideració envers mi és molt apreciada.

Namaste

Salutacions cordials

David

El disseny

Tal com va sol·licitar el senyor David, els circuits inversors de potència apilables de 4kva proposats han de tenir la forma de 4 circuits inversors separats, que es poden apilar adequadament sincronitzats entre si per subministrar la quantitat correcta d’alimentació autoreguladora als connectors connectats. càrregues, depenent de com s'activen i s'apaguen aquestes càrregues.

ACTUALITZACIÓ:

Després d'algunes reflexions, em vaig adonar que el disseny no necessita ser massa complicat, sinó que es podria implementar utilitzant un concepte senzill com es mostra a continuació.

Només caldrà repetir l'IC 4017 juntament amb els díodes, transistors i transformador associats per al nombre requerit d'inversors.

L’oscil·lador serà d’una sola peça i es podrà compartir amb tots els inversors integrant el seu pin3 amb el pin14 de l’IC 4017.

El circuit de retroalimentació s'ha d'ajustar amb precisió per als inversors individuals, de manera que el rang de tall coincideixi exactament amb tots els inversors.

Es poden ignorar els dissenys i les explicacions següents, ja que una versió molt més fàcil ja està actualitzada

Sincronització dels inversors

El principal repte aquí és permetre que cadascun dels inversors esclaus estigui sincronitzat amb l’inversor mestre sempre que l’inversor mestre estigui operatiu i, en un cas (encara que improbable), l’inversor principal falli o deixi de funcionar, es converteix en el propi inversor principal.
I en cas que el segon inversor també falli, el tercer inversor pren l'ordre i fa el paper del convertidor principal.

En realitat, la sincronització dels inversors no és difícil. Sabem que es pot fer fàcilment utilitzant circuits integrats com ara SG3525, TL494, etc. Tanmateix, la part difícil del disseny és assegurar-se que si l’inversor principal falla, un dels altres inversors es pot convertir ràpidament en el mestre.

I això s’ha d’executar sense perdre el control sobre la freqüència, fase i PWM fins i tot durant una fracció de segon i amb una transició suau.

Sé que pot haver-hi idees molt millors, el disseny més fonamental per complir els criteris esmentats es mostra al diagrama següent:

A la figura anterior podem veure un parell d’etapes idèntiques, on l’inversor superior # 1 forma l’inversor principal mentre que l’inversor inferior # 2 l’esclau.

Se suposa que s’han d’afegir més fases en forma d’inversor # 3 i inversor # 4 a la configuració de la mateixa manera, integrant aquests inversors amb les seves fases d’optocoplador indivuduals, però no cal repetir l’etapa opamp.

El disseny consisteix principalment en un oscil·lador basat en IC 555 i un circuit de flip flop IC 4013. L’IC 555 s’adapta per generar freqüències de rellotge a una velocitat de 100Hz o 120Hz que s’alimenta a l’entrada de rellotge de l’IC 4013, que el converteix en 50Hz o 60Hz requerits invertint alternativament les seves sortides amb una lògica alta a través del pin # 1 i el pin número 2.

Aquestes sortides alternatives s’utilitzen per activar els dispositius d’alimentació i el transformador per generar els 220V o 120V CA previstos.

Ara, com es va comentar anteriorment, el tema crucial aquí és sincronitzar els dos inversors perquè puguin funcionar exactament sincronitzats, pel que fa a la freqüència, la fase i el PWM.

Inicialment, tots els mòduls implicats (circuits inversors apilables) s’ajusten per separat amb components exactament idèntics de manera que el seu comportament sigui perfectament igual.

Tanmateix, fins i tot amb els atributs coincidents amb precisió, no es pot esperar que els inversors funcionin perfectament sincronitzats tret que estiguin lligats d'una manera única.

De fet, això es fa integrant els inversors 'esclaus' a través d'una etapa opamp / optocuplador, tal com s'indica al disseny anterior.

Inicialment, l’inversor principal # 1 s’encén, cosa que permet que l’etapa opamp 741 s’alimenti i inicialitzi la freqüència i el seguiment de fase del voltatge de sortida.

Un cop iniciat això, tots els inversors posteriors s'encenen per afegir energia a la xarxa elèctrica.

Com es pot veure, la sortida opamp està connectada amb el condensador de sincronització de tots els inversors esclaus mitjançant un acoblador opto que obliga els inversors esclaus a seguir la freqüència i l'angle de fase del convertidor principal.

Tanmateix, l'interessant aquí és el factor de bloqueig de l'opamp amb la informació instantània de fase i freqüència.

Això passa ja que tots els inversors estan subministrant i funcionant a la freqüència i la fase especificades des del convertidor principal, la qual cosa implica si en cas que algun dels inversors falli, inclòs el convertidor principal, l’opamp sigui capaç de rastrejar i injectar ràpidament la freqüència instantània / informació de fase i forçar els inversors existents a funcionar amb aquestes especificacions, i al seu torn l’inversor és capaç de mantenir les retroalimentacions a l’etapa opamp per fer que les transicions siguin perfectes i optimitzants.

Per tant, esperem que l’etapa opamp s’encarregui del primer repte de mantenir tots els inversors apilables proposats perfectament sincronitzats mitjançant un seguiment EN DIRECTE de l’especificació de xarxa disponible.

A la següent part de l'article aprendrem el etapa sincronitzada PWM sincronitzada , que és la següent característica crucial del disseny comentat anteriorment.

A la part anterior d’aquest article vam aprendre la secció principal del circuit inversor apilable sincronitzat de 4 kva que explicava els detalls de sincronització del disseny. En aquest article estudiem com fer del disseny una ona sinusoïdal equivalent i també garantir una sincronització correcta dels PWM entre els inversors implicats.

Sincronització de Sine Wave PWM entre els inversors

Es pot crear un simple generador de formes d'ona sinuoses equivalents PWM equivalents a RMS utilitzant un IC 555 i un IC 4060, tal com es mostra a la figura següent.

Aquest disseny es pot utilitzar per permetre als inversors produir una forma d'ona equivalent a ona sinusoïdal a les seves sortides i a través de la línia de xarxa connectada.

Cadascun d'aquests processadors PWM seria necessari per a cadascun dels mòduls inversors apilables individualment.

ACTUALITZACIÓ: Sembla que es pot utilitzar un sol processador PWM per picar totes les bases de transistors, sempre que cada base MJ3001 es connecti amb el col·lector BC547 específic a través d'un díode 1N4148 individual. Això simplifica en gran mesura el disseny.

Les diferents etapes implicades en el circuit genealitzador PWM anterior es poden entendre amb l'ajut del següent punt:

Utilitzant IC 555 com a generador de PWM

L'IC 555 es configura com el circuit bàsic del generador de PWM. Per poder generar polsos equivalents PWM ajustables al RMS desitjat, la IC requereix ones triangulars ràpides al pin7 i un potencial de referència al pin5 que determina el nivell de PWM al pin de sortida # 3

Utilitzant IC 4060 com a generador d’ones triangulars

Per generar ones triangulars, l'IC 555 requereix ones quadrades al seu pin número 2, que s'adquireix a partir del xip oscil·lador IC 4060.

L'IC 4060 determina la freqüència del PWM, o simplement el nombre de 'pilars' en cadascun dels semicicles AC.

L'IC 4060 s'utilitza principalment per multiplicar el contingut de mostra de baixa freqüència de la sortida del convertidor en una freqüència relativament alta des del seu pin número 7. La freqüència de mostra bàsicament assegura que el tall de PWM sigui igual i sincronitzat per a tots els mòduls d'introducció. Aquesta és la raó principal per la qual s'inclou l'IC 4060, en cas contrari, un altre IC 555 hauria pogut fer la feina fàcilment.

El potencial de referència al pin número 5 de l'IC 555 s'adquireix d'un seguidor de tensió opamp que es mostra a l'extrem esquerre del circuit.

Com el seu nom indica, aquest opamp proporciona exactament la mateixa magnitud de voltatge al seu pin # 6 que apareix al pin # 3 ... tot i que la replicació del pin # 6 del pin # 3 està molt ben amortida i, per tant, és més rica que la seva qualitat pin3, i aquest és el motiu exacte d’incloure aquesta etapa al disseny.

El valor predeterminat de 10 k associat al pin3 d'aquest IC s'utilitza per ajustar el nivell RMS que, en última instància, afina els PWM de sortida de l'IC 555 al nivell RMS desitjat.

Aquest RMS s'aplica a les bases dels dispositius de potència per tal de forçar-los a treballar als nivells RMS PWM especificats, cosa que al seu torn provoca que la sortida CA adquireixi un atribut pur d'ona sinusoïdal a través d'un nivell RMS correcte. Això es pot millorar encara més mitjançant l'ús d'un filtre LC a través del bobinat de sortida de tots els transformadors.

La part següent i final d’aquest circuit inversor sincronitzat apilable de 4 kva detalla la funció de correcció automàtica de càrrega que permet als inversors lliurar i mantenir la quantitat correcta de potència a la línia de xarxa de potència de sortida d’acord amb la variació de la càrrega.

Fins ara hem cobert els dos requisits principals per al circuit inversor apilable sincronitzat de 4 kva, que inclou la sincronització de freqüència, fase i PWM entre els inversors, de manera que la fallada d'algun dels inversors no va tenir cap efecte sobre la resta en termes dels paràmetres anteriors. .

Etapa de correcció automàtica de càrrega

En aquest article intentarem esbrinar la funció de correcció automàtica de la càrrega que pot permetre l’encesa o l’apagada dels inversors de manera seqüencial en resposta a les diferents condicions de càrrega de la línia de xarxa de sortida.

Es pot utilitzar un simple comparador de quadres que utilitza IC LM324 per implementar una correcció de càrrega seqüencial automàtica tal com s’indica al següent diagrama:

A la figura anterior podem veure quatre opamps de l’IC LM324 configurats com a quatre comparadors separats amb les seves entrades no inversores equipades amb presets individuals, mentre que les seves entrades inversores es refereixen totes amb una tensió zener fixa.

Els ajustaments predefinits corresponents s’ajusten simplement de manera que les opamps produeixen sortides elevades en una seqüencial a mesura que la tensió de xarxa superi el llindar previst ... i viceversa.

Quan això passa, els transistors corresponents canvien d'acord amb l'activació opamp.

Els col·lectors dels respectius BJT estan connectats amb el pin # 3 del seguidor de tensió opamp IC 741 que s’utilitza a l’etapa del controlador PWM, i això obliga la sortida d’opamp a baix o zero, cosa que al seu torn provoca l’aparició d’un voltatge zero. al pin número 5 del PWM IC 555 (tal com es discuteix a la part 2).

Amb el pin número 5 de l'IC 555 que s'aplica amb aquesta lògica zero, obliga els PWM a ser més estrets o al valor mínim, cosa que provoca que la sortida d'aquest inversor en particular gairebé s'apagui.

Les accions anteriors intenten estabilitzar la sortida a una condició normal anterior, cosa que obliga de nou al PWM a ampliar-se i aquest estira-i-arronsa o un canvi constant de les opamps cintinues mantenint la sortida el més estable possible, en resposta a les variacions de les càrregues adjuntes.

Amb aquesta correcció automàtica de càrrega implementada dins del circuit inversor apilable de 4kva proposat, gairebé es completa el disseny amb totes les funcions sol·licitades per l'usuari a la primera part de l'article.